IBM PC

Product Overview rocol foodlube Spray is a non-toxic читать далее. |

Чипсеты Intel E7500/7501/7505


Набор микросхем Intel E7500 представляет следующий шаг в развитии технологии наборов микросхем Intel для серверов. Первый в своем семействе набор микросхем Intel E7500 поддерживает двухпроцессорные серверные платформы, оптимизированные для процессоров Intel Xeon микроархитектуры Intel NetBurst.

Рис. 4. Структура сервера, созданного на основе чипсета Intel E7500

Чипсет Intel E7500 ориентирован на архитектуру серверов в одно- или двухпроцессорных конфигурациях. Поддерживает системы с процессорами Intel Xeon. Данные процессоры работают с шиной FSB типа QPB (Quad-Pumped Bus), тактовая частота которой для данного чипсета составляет 100 МГц, что обеспечивает скорость передачи данных с частотой 400 МГц (4х - данных и 2х - адреса). Пропускная способность шины процессора - до 3,2 Гбайт/с). Чипсет поддерживает адресацию 36 бит, Symmetric Multiprocessing Protocol (SMP) для двух процессоров, контроль по четности (Parity protection) и т. п.

Чипсет Intel E7500 состоит из трех компонентов - контроллер-концентратор памяти набора микросхем (Memory Controller Hub - MCH), контроллер-концентратор ввода/вывода (I/O Controller Hub 3-S - ICH3-S), контроллер-концентратор 64-разрядной шины PCI/PCI-X (PCI/PCI-X 64-bit Hub 2 - P64H2).

Компонент MCH представлен микросхемой Intel E7500 MCH, содержащей средства интерфейсов работы с процессором, модулями оперативной памяти, а также с микросхемами I/O Controller Hub и PCI/PCI-X 64-bit Hub 2 Встроенный в микросхему Intel E7500 MCH контроллер памяти предусматривает поддержку: двухканального режима работы памяти DDR SDRAM (Double Data Rate SDRAM - SDRAM с передачей данных по передним и задним фронтам тактовых импульсов шины памяти), DDR200, максимального объема памяти - до 16 Гбайт, микросхем 64, 128, 256, 512 Мбит DDR SDRAM, шины памяти 144 бит, модулей регистровой памяти ECC DDR.

Связь с компонентами I/O Controller Hub 3-S и PCI/PCI-X 64-bit Hub 2 осуществляется с помощью хабовых интервейсов (hub interface) - обозначаемые, как HI 1.5 и HI 2.0, соответственно. При этом HI 1.5 - 8 бит, 66 МГц 4x hub interface (256 Мбайт/с), HI 2.0 - 16 бит, 66 МГц 4x hub interface (1 Гбайт/c).




Начало  Назад  Вперед



Книжный магазин